Lại Văn Song

Vietnam National University of Agriculture
Trang chủ / Bài giảng Điện tử số, Điện tử số / Bài 3. Mạch logic tổ hợp

Bài 3. Mạch logic tổ hợp




 3.1. MỘT SỐ KHÁI NIỆM

-  Hệ tổ hợp là hệ mà tín hiệu ra chỉ phụ thuộc vào tín hiệu vào tại thời điểm hiện tại.
-  Hệ tổ hợp còn được gọi là hệ không có nhớ.
-  Hệ tổ hợp chỉ cần thực hiện bằng những phần tử logic cơ bản.
  
Ví dụ về mô hình hệ tổ hợp
3.2. MẠCH MÃ HÓA
 -  Mã hóa là việc sử dụng ký hiệu để biểu diễn đặc trưng cho một đối tượng nào đó.
-  Ký hiệu tương ứng với một đối tượng được gọi là từ mã.
 
Ví dụ về mô hình Bộ mã hóa

Ví dụ:
 Đối tượng           Thập phân          Nhị phân
    A                            0                        00
    B                            1                        01
    C                            2                        10
    D                            3                        11

3.2.1. Mạch mã hóa 8 đường sang 3 đường

-  Chuyển 8 ngõ vào thành 3 ngõ ra dạng số nhị phân 3 bit.
-  Tại mỗi thời điểm chỉ có 1 ngõ vào ở mức tích cực tương ứng với chỉ một tổ hợp mã số 3 bit ở ngõ ra; tức là mỗi 1 ngõ vào sẽ cho ra 1 mã số 3 bit khác nhau.
-  Với 8 ngõ vào (I0 đến I7) thì sẽ có 8 tổ hợp ngõ ra nên chỉ cần 3 ngõ ra (Y2, Y1, Y0).         

 
Sơ đồ 8 ngõ vào 3 ngõ đầu ra

Bảng chân lý:
 





3.2.2. Mạch mã hóa BCD





Mạch mã hóa 10 đường sang 4 đường, Mã hóa bàn phím


3.2.3. Mạch mã hóa ưu tiên
Xét mạch mã hóa bàn phím
-  Giả sử trong trường hợp nhiều phím được nhấn cùng 1 lúc thì sẽ không thể biết được mã số sẽ ra là bao nhiêu?
-  Do đó để đảm bảo rằng khi 2 hay nhiều phím hơn được nhấn, mã số ra chỉ tương ứng với ngõ vào có số cao nhất được nhấn, người ta đã sử dụng mạch mã hoá ưu tiên.
- Rõ ràng trong cấu tạo logic sẽ phải thêm 1 số cổng logic phức tạp hơn nhiều.
- IC 74LS147 là mạch mã hoá ưu tiên 10 đường  sang 4 đường, nó đã được tích hợp sẵn tất cả các cổng logic trong nó. 
-  Kí hiệu khối của 74LS147    

      

 
Bảng chân lý của IC LS147
 
Sơ đồ cấu tạo của LS147
3.3. Mạch giải mã
-  Mạch giải mã là mạch có chức năng ngược lại với mạch mã hoá tức là nếu có 1 mã số đưa vào ngõ vào thì tương ứng sẽ có 1 ngõ ra được tác động, mã ngõ vào thường  ít hơn mã ngõ ra.
-  Mạch giải mã được ứng dụng chính trong ghép kênh dữ liệu, hiển thị led 7 đoạn, giải mã địa chỉ bộ nhớ. Hình dưới là sơ đồ khối của mạch giải mã
-  Sơ đồ khối của mạch giải mã nhị phân

3.3.1. Mạch giải mã 2 sang 4 đường  IC74139
 
Tại mỗi thời điểm đầu ra chỉ có 1 tín hiệu đầu ra được giải mã.
IC là tích cực mức thấp. Tác động ở mức logic 0.

 

 
 
 
 
 

3.3.2. Mạch giải mã 3 sang 8 đường
 
3.4. Bộ cộng nhị phân
3.4.1. Bộ cộng 2 số nhị phân không nhớ



3.4.2. Bộ cộng đủ 2 số nhị phân
-  Cộng đủ: Cộng có biến nhớ trước đó.
-  Coi như cộng 3 số 1 bit với nhau.
-  Có thể tìm hàm của Ci, S trực tiếp từ bảng chân lý hoặc dung bìa karnaugh.


3.5. Bộ so sánh 2 số nhị phân 2 bít
So sánh 2 số nhị phân n bit anan-1 …a0 với bnbn-1 …b0:
-   So sánh bit có trọng số lớn nhất trước nếu bằng nhau mới so sánh đến bit có trọng số nhỏ hơn.